D Flip-Flop ass en Informatiounsmëttertsapparat mat Erënnerungsfunktioun an zwee stabile Staaten fir 1-Bit binär Daten ze späicheren.Et ass déi eleglech logesch Eenheet déi eng Variussel vun Timende Cupuure storten, awer och e wichtegen Uspital vun der digital Kontrollinstituatiounen.Dofir huet däi Flopp eng Breet oder Uwendungen op digitesche Systemer an de Computen.Flip-Flop huet zwee stabile Staaten, ech. 0 an 1. ënner der Handlung vun externen Signaler, et kann aus engem stabile Staat an en anert fléien.
Den D Flip-Flop (Daten Flip-Flop oder Verspéidung Flip-Flop) besteet aus véier an Net-Gates, vun deem G1 an G2 formt.Wann de Master-Sklave Flip-Flop bedreift am Niveau-Ausléiser Modus, muss de Signal am Signalvalle sinn ier de Signalkrand kënnt.Wann e stéierend Signal am Input wärend engem CP héich präsent ass, kann den Zoustand vum Flip-Flop falsch sinn.Wéi och ëmmer, Rand Ausléiser erlaben d'Signal fir eng gespléckt zweet virum CP Ausléiser vun der Auer ze ervir.Dëst reduzéiert d'Zäit fir d'Input ze gestéiert ze ginn, domat d'Méiglechkeet vun der Interferenz reduzéieren.E Rand D Flip-Flop ass och bekannt als Erhalt-Blockéierungsrand D Flip-Flop.E Rand D Flip-Flop kann gemaach ginn andeems se zwee d Flip-Flops an der Serie verbënnt, awer d'CP vun der éischter D Flip-Flop muss mat engem Net-Paart benotzen.
74SCOL44 ass en duebel d Flip-Flop Chip hiergestallt vum Fairchild Semicondorist.Et kann zur Meenung als Ouschrechnen geworf, selektions HEIDER, a Frequant Androfungen.Et huet d'Charakteristike vum Ollmuecht Compellement a Cilit eng Beruffsverzellung, an sou vill am Ligital-Super-Super-Super-Supercreage.All Apparat enthält zwee identesch, onofhängeg Rand Ausléiser Circuit Blocks.
• CD74act74
• Hef40312b
• MC74F74
• Sn74444
• 74hcct74
• 74LVCC2G80
D'74s74 huet 16 Pins an hir Nimm a Funktiounen sinn wéi follegt.
PIN 1 (1clr (Bar)): Reset de Flip Flop andeems se seng Erënnerung läschen
PIN 2 (1D): Input Pin vum Flip Flop
PIN 3 (1clk): Dës Pins musse mat Clowpuls fir de Flip Flop geliwwert ginn.
PIN 4 (1Pre (Bar)): Aneren Input Pin fir flip Flop
PIN 5 (1Q): Ausgabep Pin vum Flip Flop
PIN 6 (1Q '(Bar)): Invertéiert Ausgab Pin of Flip Flop
PIN 7 (VSS): verbonne mam Buedem vum System
PIN 8 (2Q '(Bar)): Invertéiert Ausgab Pin of Flip Flop
PIN 9 (2Q): Ausgab PIN vum Flip Flop
PIN 10 (2Pre (Bar)): anert Input Pin fir flip Flop
PIN 11 (2ClK): Dës Pins musse mat Clockpuls fir de Flip Flop ugebueden ginn.
PIN 12 (2D): Input Pin vum Flip Flop
Pin 13 (2clr (Bar)): Reset de Flip Flop andeems se seng Erënnerung läschen
PIN 14 (VDD / VCC): Powers den IC typesch mat 5V
• Den Aktivéierungsprozess ass riichtaus, an d'Geschwindegkeet vun hirer Äntwert ass séier.
• Et adopt dual d Flip-Flop ic Package Konfiguratioun.
• De Minimum minimum Héichpunkter Input Spannungswäert ass zwee Volt.
• 74S74 erfuerdert eng stabil Kraaftversuergung Spannung fir richteg ze schaffen an méi héich Ufuerderunge fir Kraaftmanagement.
D'74S74 Flip-Flop ass mat engem Paar D Flip-Flops ausgestatt, all zwou Input Terminaler (D an Auer) an zwee Ausgaben Terminaler (Q an / q an / q an / q an / q an / q an / q an / q an / q an / q anDës d Flip-Flops bedreift mat engem positive Rand Ausléiser, dat heescht datt d'Donnéeën am Risiko Rand vum Clock Signal erfrëscht gëtt.
Wann den Opstig vum Rand vun der Auer ukomm ass, de Wäert vum Input Signal D gëtt an der Gate-Niveau Iwwerdroung Gate vun der D Flip-Flop gespäichert.Wann den Opstig vum Rand vun der Auer ukomm ass, huet de Wäert an der D Flip-Flop gelagert, gëtt no der Zort Flip-Flop aktualiséiert, an dat aktualiséierte Wäert ass duerch d'Ausgaben q an / q an / q an / q.
D'Bild hei ënnendrënner ass den techneschen Parameter vu Sn744444.
• Spärapparat
• Auer Divider
• Snubber Circuit
• Pulser Generator
• Shift Register Apparat
• Latching Mechanismus
• fsk Modulatiounskrees
D'Bild hei uewen ass e Remotet Controll Circuit komponéiert vu 74s74.D'Stroumversuergung vun dësem Circuit benotzt e kreitoresche Schrëtt-Down hallefvisife Circuit.Sécherheet, d'Gesondheet muss bezilnet ginn wann Dir dësen Design sicht.Nëmme wei d'Circuit start huet 220V Kaffismorchen, mir soll scholeg Operatioun déi richteg Operatioun déi richteg Operatioun kënnen garantéieren.MIR PLAVEN ZE PERCU PET PLVA PLAVE HUET ZE REMENTE CONTEMENT AN DE PARTY SKET SKET CZ, an da kënne mer et fänken.All Schlëssel op der Fernsteierkontroller huet en eenzegaartegen Iwwerdroungscode, dat resultéiert, déi a markant Effekter benotzt wann Dir all Schlëssel benotzt.Als Caminus-Tangekriichtendro an d'Entwécklung geet och d'Kontroll déi och d'Kontroll beaflossen, dann ass eng Kontroll.
D'7474 ass e Rand-ausgeléist Gerät.Den Q Output ännert nëmmen um Rand vum Input Ausléiser Puls.De klengen Dräieck op der Auer (CP) Input vum Symbol weist datt den Apparat positiv Rand-ausgeléist ass.
Den IC 74S74 ass déi duebel d Type Rand-ausgeléist Katastrof Flops Kompléise vu kloere presséiert a komplementar Auslänner.Et huet d'Fäegkeet Daten an der Form vu binäre Zuelen ze späicheren an et kënnt och mat Featuren, déi d'Donnéeën gespäichert ginn, kënne geännert ginn wann néideg.
E Flip-Flop bedreiwen ass riicht.Power d'IC mat der VCC an d'GND Pins benotzt.Wéi virdru virdru genannt ass, all Flip-Flop funktionnéiert onofhängeg.Connect d'Input Signaler fir ze pins 2 an 3 fir den éischte Flip-Flop ze engagéieren, mat der Ausgabe parft op Pins 5 a 6.
Den Dräieck weist datt d'Auer Signal en Edge-ausgeléist gëtt.De Krees weist datt d'Signal niddereg-aktiv ass (dh, invertéiert).D'74s74 huet eng positiv-Rand Ausléiser Auer (niddereg bis héich).
Den D Flip-Flop erfaasst de Wäert vum D-Input op engem definitive Deel vum Clock Zyklus (wéi déi steigend Rand vun der Auer).Dee Gaang Wäert gëtt den q Ausgab.Zu anere Mol, den Ausgangsk ännert net.Den d Flip-Flop kann als Erënnerung Zell gekuckt ginn, eng Null-Bestellung halen, oder eng Verspéidungsslinn.
2024-07-22
2024-07-22
Email: Info@ariat-tech.comHK TEL: +00 852-30501966OPGEPASST: Rm 2703 27F Ho King Comm Center 2-16,
Fa Yuen St MongKok Kowloon, Hong Kong.